Searching PAJ Page 1 of 1

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 07-045485

(43)Date of publication of application: 14.02.1995

(51)Int.Cl. H01L 21/02 H01L 21/304

(21)Application number: 05-157552 (71)Applicant: SUMITOMO SITIX CORP

(22)Date of filing: 28.06.1993 (72)Inventor: TOMITA SHINICHI


(54) FABRICATION OF BONDED SEMICONDUCTOR SUBSTRATE

(57)Abstract:

PURPOSE: To provide a method for fabricating a bonded semiconductor substrate in which unbonded part is eliminated from the peripheral part

thereof while preventing generation of flaw or particles.

CONSTITUTION: The method for fabricating a bonded semiconductor substrate 1 comprises a step for fitting first and second semiconductor wafers 2, 3 tightly on the main surfaces thereof and bonding each other by heat treatment in an oxidizing atmosphere, a step for grinding the first semiconductor wafer on the peripheral part thereof up to a thickness causing no damage on the second semiconductor wafer, and a step for exposing the oxide on the periphery of second semiconductor wafer using an etching liquid exhibiting higher etching rate for the semiconductor wafer than for the oxide 4. The method further comprises a step for bonding both semiconductor wafers, a step for grinding the first wafer 1 on the periphery thereof up to a thickness causing no damage on the second wafer 3 by means of a grinding wheel containing diamonds of 100µm or larger, and a step for grinding the first wafer 2 as thin as 1µm or less.



(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出順公開番号 特開平7-45485

(43)公開日 平成7年(1995)2月14日

(51) Int.Cl.*	識別記号	宁内整理番号	F I	技術表示箇所
H 0 1 L 21/02	В			
21/304	321 M			

審査請求 有 請求項の数4 OL (全 6 頁)


特顧平5-157552	(71)出顧人	000205351
		住友シチックス株式会社
平成5年(1993)6月28日		兵庫県尼崎市東浜町1番地
	(72)発明者	常田 真一
		佐賀県杵島郡江北町大字上小田2201番地
		住友シチックス株式会社九州事業所内
	(74)代理人	介理上 森 正澄
		平成5年(1993)6月28日 (72)発明者

(54) 【発明の名称】 接着半導体基板の製造方法

(57)【要約】 (修正有)

法.

【目的】 接着半導体基板の周縁部に未接着部分が生ぜ す、接着半導体基板に傷やパーティクルの発生の心配の ない接着半導体基板の製造方法を提供すること。 【構成】 第1半導体ウエーハ2と第2半導体ウエーハ 3の主面同士を密着し、酸化性雰囲気内での熱処理によ り接着する工程と、第1半導体ウエーハの周縁部を第2 半導体ウエーハにダメージが達しない厚みまで研削する 工程と、酸化膜4に比べて半導体ウエーハのエッチング 速度が大きいエッチング液により第2半導体ウエーハ周 緑部の酸化膜を露出する工程とを有する接着半導体基板 1の製造方法。前記同様にして双方の半導体ウエーハを 接着する工程と、第1半導体ウエーハの周縁部を第2半 導体ウエーハにダメージが達しない厚みまで、 100μ m以上のダイヤモンドを含有する砥石により研削する工 程と、第1の半導体ウエーハを1μm以下の厚みまで研 削研磨を行なう工程とを有する接着半導体基板の製造方



【特許請求の範囲】

【請求項1】 外部に面収りが絶され主面が美面耐磨された第1半導体ウエーハシを2半導体ウエーハク主面が大いまでは、スは外間に面取りが絶されま面が傾面研磨された第1半導体ウエートの第2半導体ウエーハのうち、少なくとも一トの主面に低化限を3秒にて前記第1半導体ウエーハと第2半導体ウエーハシの主面同十名番者し、配化性空間気がでの数据形は、70巻をする工程と、

前記第1半導体ウエーハの周輪部を、前記第2半導体ウエーハにデメーシが達しない導みまで前前する工程と、 酸化限に比べて半端体ウエールのエッナン/運送が いエッチング流により、酸化性雰囲気内で形成された前 記第2半導体ウエーハ周輪部の酸化限を満出する工程 と、

を有することを特徴とする接着半導体基板の製造方法。 【請求項2】 前記接着熱処理工程における酸化性雰囲気が、ドライ酸素等選気よりも酸化レートの速い酸化性雰囲気がである請求項1記載の接着半導体基板の製造方法。

【請求項3】 外層に面取りが絶され主面が鏡面剛構さ れた第1半導体ウエーハと第2半導体ウエーハの主面同 士、又は外間に面取りが絶され主面が鏡面耐度された第 1半導体ウエーハと第2半導体ウエーハのうち。少なく とも一分の主面に軽化酸を形成して前定第1半導体ウエ ーハと第2半導体ウエーハの主面同士を審着し、酸化性 雰囲気付での熱処理により発表する工程と、

前記第1半導体ウエーハの周縁部を、前記第2半導体ウ エーハにダメージが送しない遅みまで、100μm以上 のダイヤモンドを含有する砥石により研削する工程と、 前記第1の半導体ウエーハを1μm以下の呼みまで研削 研修を行たう工程と、

を有することを特徴とする接着半導体基板の製造方法。 【請求項4】 前記第1半導体ウエーハ周縁部研門工程 の後に、エッチング工程と、前記第1半導体ウエーハを 1μm以上の原みまで前列研密を行なう工程と、

を有する請求項3記載の接着半導体基板の製造方法。。 【発明の詳細な説明】

[0001]

【産業上の利用分野】木発明は、2枚の半導体ウエーハ を密着し一体化して製造される接着半導体基板の製造方 法に関する。

[00002]

【従来の技術】・根に、2枚のシリコンウエーハを富者 し一体化して製作される接着半導体基板が知られてい る。この種の接着半導体基板は、従来において、例えば 以下の方法により製造される。以下に従来の製造方法に ついて図5(a)~(e)に示す製造工程を参照して設 明する。

【0003】まず、図5(a)に示すような第1シリコンウエーハ22と第2シリコンウエーハ23の表面の清

浄化処理を行ない、次に、図5(b)に示すように、第 1シリコンウエーハ22と第2シリコンウエーハ23を 室温で密着させ、800以上の温度で熱処理を施して 双方のシリコンウエーハを接着する。

【0004】次に、図5(c)に示すように、例えばダイヤモンド停が30~40μmを含有するグラインダーにより前1シリコンウエール22を20μm限度残すまで研附し、さらに、図5(d)に示すように、エッチングによりダメージ25を除まし、第1シリコンワエーハ22を10μm程度残す、その後、図5(e)に示すように、研修を行えらことにより、所型の厚さの活性頻度を表し、高、両、図5中、21は接着半導体基板が競遣される。両、図5中、21は接着半導体基板、24は酸化限、25は研制によるダメージ、26はエッチング血を示す。

[0005]

【発明が解決しようとする課題】しかしながら、上記従来の機造方法により製造された接着半線体拡板において は、周縁部に接着していない部分があるために、グライ ンダーによる傾削過程において動がれが発生し、図6に 示すように、周陽器に半移方前の減小公凹凸20が連続 例に存在してしよう問題があった。尚、図6中、28は 接着・未接着ラインを示す。

【0006】さらに、第1シリコンウエーハの研密時 に、上記局縁落の回凸部が剥がれて飛散して接着半導体 基板の表面が傷つけられたり、洗浄時に、パーティクル により汚染されるという不具合が発生する。

【0007】このような不具合を防止するために、接着 半導体基板の第1シリコンウエーハ渦縁部を第2シリコ ンウエーハに達するまで衙門して未接着部かを除去する ことが考えられるが、この方法によれば、接着半導体基 板の周縁部の形状が悪くなり、スリップおよびダストが 発生しやすくなるという問題が生する。

【0008】また、第1シリコンウエーハの周縁部のみを直径が30~40μmのダイヤモンドを含有する低行により削削する方法があるが、これによっても、上述した図6に示す微小な凹凸が発生してしまう不具合があった。

【0009】さらに、耐エッチングマスクテープを第2 シリコンウエーハの裏面および第1シリコンウエーハの グランダー面に上記陶縁確定付き残して貼り付け、周縁 部の微小な凹凸のみをエッチングにより除去することが 可能であるが、これによれば工程数が複雑となって製造 コストが帯より取合がある。

【0010】そこで、本発明は、接着半導体基板の原体 部に未接着部分が生ぜず、接着半導体基板に傷やパーティクルの発生の心配のない接着半導体基板の製造方法を 提供することを目的としている。

[0011]

【課題を解決するための手段】第1本発明に係る接着半

場体基板の製造方法は、外間に面取りが焼き丸土面が残面 面所懲された第1半導体ウェーハと第2半導体ウェーハ の主面同士、又は外層に面取りが焼き丸土面が緩面研密 された第1半導体ウェーハと第2半導体ウェーハのう あ、少なくとし一方の土面に低化販を形成して前記第1 半導体ウェーハと第2半導体ウェーハの主面同計を密着 し、酸化性が開気内での熱処理により接着する工程を が配第1半導体ウェーハの間縁部を、前記第2半導体ウ エーハにダメージが急しない原みまで研削する上程と、 後化限に比ぐて半導体ウェーハのエッチング運動が大き いエッチング液により、酸化性空間気内で形成された前 記第2半線体ウエートの間縁部の酸使限を露出する工程 と、を有する構成とされている。

【0012】また、前記接着熱処理工程における酸化性 雰囲気が、ドライ酸素雰囲気よりも酸化レートの速い酸 化性雰囲気である構成とされている。

[0013] 第2本売野に係る接着半導体基板の製造方法は、外局に面取りが幾され上面が製面研修された第1半導体ウエールと第2半導体ウエーへの上面同1、又は外局に面取りが焼きれま立が製面研修された第1半導体ウエールと第2半導体ウエールの上面同日と密着し、上では一次の幾項項に、均接者である。 2半導体ウエールの上面同日を密着し、原本部 1半導体ウエールと第2半導体ウエールの上面目と密着し、原本部 1半導体ウエールと第2半導体ウエールにダメニジを含むで発現項に、対策者である。 制定第2半導体ウエールにダメニジを含力する磁石により前附する工程と、順記第1の半導体ウエールと1μm以下の厚みまで研削開榜を行ぐう工程と、を有する極石により前附する工程と、原記第1の半導体ウエールと1μm以下の厚みまで研削開榜を行ぐう工程と、を有する機及とされている。

【0014】また、前記第1半導体ウエーハ樹緑部研削 工程の後に、エッチング工程と、前記第1半導体ウエー ハを1 ル町以上の厚みまで研削研磨を行なう工程と、を 有する構成とされている。

[0015]

【作用】第1の売明方法によれば、数低限により覆われ た第1 半導体ウェールの固接部のみを明形はよて除去 、第1 半導体ウェールの固接部のとうじな せた後に、酸化限に比べて半導体ウェーハのエッチング 速度の大きいエッキング流によりエッサングを行なうこ とにより、第1 半導体ウェールの周接部のみが急速にエ ッチングされて除たされる。

【0016】上たがって、希2半導体ウエーハの形状を 変えることなく、第1半導体ウエーハ周縁部の未接着部 分を除ますることができ、また、前時時の得を洗浄時の ダスト (バーティタル) の発生の心配がなくなり、デバ イス工程時のスリップおよびダストの発生を低減するこ とが可能となる。

【0017】第2の発明方法によれば、酸化膜により覆 われた第1半導体ウエーハの周縁部のみを粗い砥石によ って、第2半導体ウエーハにダメージが達しない厚みま で研解することにより、第 1 半導体ウエーハの副除源の 未接着部分の全てが削れて未接着部分が確実に除点され る。さらに、この後に行なわれる第 1 半導体ウエーハを 1 μ m以下の厚みに研密する研密処理や、エッテンク拠 限により、開発の割れによるタメージが除去される。 (0018] したがって、第2半導体ウエーハの解状を 変えることなく、容易に割1 半導体ウエーハの解状の 変えることなく、容易に割1 半導体ウエーハの解状の 発生や洗浄時のウストの発生の心配がなくなり、さら に、デバイス工程製のスリップおよびダストの発生を低 減することが可能となる。

[0019]

【実施例】以下に、第1 木売明に係る接着半導体基板の 製造方法の一実施例を図面に基づき説明する。図1 (a)~(f)は本実施例における接着半導体基板の製 造工程順序を示す断面図、図2は接着半導体基板の平面 図である。

【0020】接着半導体基板」を製造するには、まず、 図1(a)に示すように、第1シリコンウエーハン2およ び第2シリコンウエーハ3の表面の清浄化処理を行な う。尚、SO1(Silicon on Insulator)半導体基板を作 成する場合には、少なくとも一方のシリコンウエーバが 酸化されたものを用いる。

【0021】次に、図1(b)に示すように、第15リコンウエーハ2と第2でリコンウエーハ3とを盗訟で満きさせた状態で、800に比した回線の最低性佐房間以、例えばつ、十,0において熱処理を植して第15リコンウエーハ3とを接着し、接着された第15リコンウエーハ2および第2シリコンウエーハ3の外周面に軽化機々を形成する。

【0022】さらに、図1(c)に示すように、直移が 30~40μmのダイヤンドが来を含する最近により、第1シリコンウエーハ2の周縁部を、第2シリコン ウエーハ3にダメージが設しない厚みしまで明刊し、シ リコンを賞出させる。図中、5は霧田したシリコン 面を 示す、この時、接着された双方のシリコンウエーハク馬 縁絡には図6に示す半径方側の微小空凹凸29が連続的 に存在している。

[0023] 尚、上記研判する場合、第1シリコンウエーハ2の周縁部の既す厚み Lとしてはできるだけ薄いまうがよい。また、研削幅いせできるだけ狭くするほうか。よく、できるだけ到6中の現幸・未接寿ライン28に沿って研削を行なうのがよい。これにより、活性領域を広くとることができる。

【0024】次に、図1(d)に示すように、酸化限に 比べてシリコンのエッチング速度の大きいエッチング 液、例えばKの目液によりエッチングする。 図中、6 は エッチング面を示す。この時、接着処理時に初2シリコ ンウエーハ3の周縁部の未接着部分を含む外周部に酸化 服みが形成をれているために、上述した霧出しているシ リコン面5のみが急速にエッチングされ、図2に示すように、第1シリコンウエーハ2の未接着部分が除去される。

[0025] 尚、このエッチング時に、形成された骸化 脈が落い場合には、第1シリコンウエーハ2の未接者部 分が極えされる前に触じ吸が除去されて、第2シリコン ウエーハ3をエッチングしてしまい、第2シリコンウエ 一ハの新枝を変勢せせてしまう。このために、骸化駅と しては、厚いほうが好ましく、接着処理としても、低温 で短時間で骸化販成長速度の大きい水蒸気酸化又はウェ ット骸化により存することが考生しい。

【0026】最後に、図1(e)に示すように、第1シ リコンウエーハ2の表面を研削研磨し、図1(f)に示 すように、活性領域層8を形成して接着半導体基板1が 得られる。尚、図1(e)中、7は研削値を示す。

【0027】このようにし、製造された接着半導体基板 においては、シリコンウエーハの面取り形状が変形する とかなくなり、シリコンウエーハの面取り形状をその まま接着半導体基板の面取り形状とすることができ、ま た、研研制の個や液浄料のダスト (パーティクル)の発 生の心配がなく、デバイス工程時のスソアおよびゲス トの発生を低減することが可能となる。

【0028】次に、第2発明に係る製造方法の第1実施 例を図面に基づき説明する。図3(a)~(e)は本実 施例における接着半導体基板1の製造工程順序を示す断 面図である。

【0029】本実練何おいて、図3(a)および図3(b)に示す第1および第2工程では、上記実施例と同様の処理により、シリコンウエーハ2、3の表面の清浄化処理、接着処理および酸化限形成処理が行なわれた双方のシリコンウエーハ2、3の表面の清浄ないのシリコンウエーハ2、3の1(c)に示さった。高径が100μ以上のダイヤモンド粉末を含有する砥石により、第1シリコンウエーハ2の振器を第2シリコンウエーハ3にダメージが大きい次めに、第1シリコンウエーハ2の開路を第2に、60時、研部によるダメージが大きい次めに、第1シリコンウエーハ2の開路をの表しまります。

[0031]高、上記研削する場合、研削幅wとしては、できるだけ残くするほうがよく、できるだけ図合中の接着・未接着ライン28に沿って研削を行なうのがよい。これにより、活性前域を近くとることができる。 [0032]次に、図3(d)に示すように、第129

コンウエーハ2を10μm程度残すまで研削し、最後 に、図3(e)に示すように、第1シリコンウエーハ2 を1μm以下に研磨して、活性領域層8を形成して接着 半導体基板1が得られる。図3(d)中、7は研削面を テナ

【0033】尚、上記第1シリコンウエーハ2周縁部分

の研削によって、第1シリコンウエーハ2の割れたシリコン面10に形成されたダメージは、研磨工程時のクロスによるダレによって徐去される。

[0034] このようにして製造した場合には、活性創 級層の厚さが1μm以下の接着半導体基板1を得ること が可能となり、また、上記交集例と同様は、研密等の体 や洗浄時のダスト (パーティクル) の発生の亡能がな く、デバイス工程時のスリップおよびダストの発生を低 減することができる。

【0035】さらに、第2発明に係る製造方法の第2実 施例を図面に基づき説明する。図4(a)~(f)は木 実施例における接着半導体基板1の製造工程順序を示す 断面図である。

【0036】本実施例おいて、図4(a)〜図(c)に 示す第11程、第21程、および第31程では、上記実 範のは同様の処理により、シリコンウエーハ2、3の表 適の消令化処理、接着処理と酸化膜形成処理、および研 削級理が行なわれる。

【0037】さらに、上記図4(c)に示す研削処理の 後には、図4(d)に示すように、酸化原に比べてシリ コンのエッチング速度の大きいエッチング液、例えばK の旧液によりエッチングを行なう。図4(d)中、6は エッチング画を示す。

[0038] このエッチングにおいて、第2シリコンウ エーハ3周縁部の未接着部分を含む外周に上記接着然処 理時に機能機 が形成されているため、周縁研解により 露出したシリコン面11および割れたシリコン面10の みが急遽にエッチングされ、割れたシリコン面10のダ メージが除とされる。

【0039】次に、図4(d)に示すように、第1シリ コンウエーハ2を20μm程度残すまで研削し、競体 に、図4(e)に示すように、第1シリコンウエーハ2 を10μm程度開閉して10μmの活作領域層8を形成 する、このようにして、活性領域層8の厚さが1μm以 上の接着半導体基板が得られる。尚、図4(e)申、7 は研制値を示す。

【0040】このようにして製造した場合には、シリコンウエーハの面取り形状が変形することがなく、シリコンウエーハの面取り形状をそのまま接着半導体基準の加取り形状をすることができ、また、閉場時の様や洗浄時のダスト (パーネ・イクル)の発生の心息がなく、大工程時のスリップおよびダストの発生を低減することが可能となる。 【0041】

【発明の効果】以上説明したように、第1の発明方法に よれば、酸化酸により覆われた第1半導体ウエーバの 総総のみを研開によって除去し、第1半導体ウエーバの 開縁部にシリコン面を露出させた後に、酸化限に比べて 半導体アエーバのエッチング速度の大きいエッチング流 によりエッチングを行なうことにより、第1半導体ウエ 一ハの周縁部のみが急速にエッチングされて除去され

【0042】したがって、希2半導体ウエーマの新規を 変えることなく、第1間縁層の未接着部分を除去するこ とができ、また、硼酸時の場の発生や洗浄時のダスト (バーティクル)の発生の心能がなくなり、さらにデバ イス工程制のスリップおよびダストの発生を低減するこ とが可能となる。

【0043】また、第2の発明方法によれば、酸化製により覆えれた第1半導体ウエーハの間縁部のみを狙い域 によって第2半導体ウエールの間縁部のみを狙い域 降みまで研削することにより、第1半導体ウエーハの間 縁部の未投着部のの全てが附れて未接音部がが環実に除 よされる。さらに、この後に行なれる第1半環に除 上される。さらに、この後に行なれる第1半環に ーハを1μm以下の厚みに研密する研密処理や、エッチング原理により、周縁部の割れによるゲメージが除去される。

【0044】したがって、第2半導体ウエーハの形状を 変えることなく、容易に第1周縁部の未接着部分を除去 することができ、同様に、研磨時の場や洗浄時のダスト (パーティクル) の発作の心配がなくなり、さらにデバ イス工程時のスリップおよびダストの発生を低減するこ とが可能となる。

【0045】この結果、通常、半導体ウエーハの面取り 形状を接着半導体基板の面取り形状として使用すること ができ、品質の良い接着半導体基板を得ることが可能と なる。

【図面の簡単な説明】

【図1】(a)~(f)は第1発明方法の実施例に係り、製造工程を示す断面図である。

【図2】接着半導体基板の平面図である。

【図3】(a)~(e)は第2発明方法の第1実施例に 係り、製造工程を示す断面図である。

【図4】(a)~(f)は第2発明方法の第2実施例に 係り、製造工程を示す断面図である。

【図5】(a)~(e)は従来の接着半導体基板の製造工程を示す断面図である。

【図6】従来の接着半導体基板の平面図である。 【符号の説明】

1 接着半導体基板

- 2 第1半導体ウエーハ
- 3 第2半導体ウエーハ
 - 香り仕段

